déc. 08, 2020

Seagate conçoit des cœurs RISC-V favorisant la mobilité et la fiabilité des données

L'entreprise a développé un système sur une puce, démontrant la fonctionnalité de l'un des cœurs dans les disques durs

FREMONT, CALIFORNIE — 8 décembre 2020 — Seagate Technology plc (NASDAQ : STX) a annoncé avoir élaboré deux processeurs basés sur l'architecture de jeu d'instruction (Instruction Set Architecture, ISA) RISC-V ouverte.

L'un de ces cœurs est conçu pour de hautes performances, tandis que l'autre est optimisé pour la surface. Le premier, fabriqué avec du silicium compatible RISC-V, a prouvé sa fonctionnalité dans les disques durs (HDD). Le second est en cours de fabrication.

Les deux processeurs offrant des fonctionnalités de sécurité RISC-V, ils permettent une plus grande mobilité, sécurité et fiabilité des données de la périphérie au cloud, des atouts essentiels à l'heure où les données sont massivement en mouvement.

L'annonce faite aujourd'hui lors de l'événement RISC-V Summit 2020 virtuel est le premier rapport à faire état publiquement des résultats de plusieurs années de collaboration entre Seagate et RISC-V International.

« Pour avoir livré près d'un milliard de cœurs l'année dernière, Seagate s'est forgé une expérience de premier plan dans la conception des "systèmes sur une puce" », a déclaré Cecil Macgregor, vice-président du développement ASIC (Application-Specific Integrated Circuit). « Nous avons aujourd'hui rendu possible l'ajout de cœurs RISC-V personnalisés à notre portefeuille, une étape essentielle pour nos produits futurs. Les entreprises connaissent actuellement une croissance sans précédent des données, dont une grande partie est mobile. Ces cœurs vont permettre aux appareils de partager une même architecture de jeu d'instruction RISC-V, et de sécuriser plus avant les mouvements des données, grâce à une architecture de sécurité ouverte. »

Par rapport aux solutions actuelles, le cœur hautes performances va jusqu'à tripler les performances des charges de travail critiques en temps réel sur les disques durs. Lors d'un premier cas d'utilisation, il a permis à Seagate de doper la puissance de calcul disponible en temps réel. Ce processeur ouvre la voie à un meilleur positionnement via l'implémentation d'algorithmes servo (contrôle des mouvements) avancés.

Le cœur optimisé pour la surface présente un ensemble de fonctionnalités et une micro-architecture hautement configurables. Optimisé pour un faible encombrement et pour des économies d'énergie, il alimente des charges de travail auxiliaires ou d'arrière-plan. Il peut exécuter des opérations de calcul en périphérie sensibles sur le plan de la sécurité (y compris la cryptographie post-quantique de nouvelle génération) tout en visant une implémentation à faible encombrement des fonctionnalités de sécurité au-delà des attentes.

Une des principales applications de ce cœur est la sécurité. Membre du projet OpenTitan, Seagate s'emploie à promouvoir une sécurité ouverte et transparente.

« Le potentiel des architectures extensibles ouvertes telles que RISC-V est énorme », indique Dominic Rizzo, directeur du projet OpenTitan et responsable ingénierie chez Google Cloud. « L'implémentation Open Source d'OpenTitan profite de l'ouverture de l'architecture RISC-V, permettant une sécurité basée sur le silicium, une fiabilité et une transparence panindustrielles. Seagate comprend le potentiel de l'architecture RISC-V pour la sécurité, c'est la raison pour laquelle nous sommes heureux de développer, en partenariat, une racine de confiance en silicium Open Source. »

Les cœurs Seagate donneront également un coup de fouet à l'analyse en temps réel dans les centres de données et en périphérie. Une telle analyse est essentielle au travail des communautés scientifiques confrontées à des besoins importants en données.

« Au Los Alamos National Laboratory, l'utilisation du traitement des données à leur emplacement de stockage a commencé à grandement transformer les méthodes d'analyse des données et de recherche scientifique », déclare Brad Settlemyer, chercheur scientifique principal au Los Alamos National Laboratory. « En intégrant étroitement le traitement au stockage, nous sommes en mesure de transformer les données persistantes de manière à obtenir des analyses 1 000 fois plus rapides. La couche de calcul principale se trouve ainsi libérée en grande partie de ces tâches. Pour les besoins de notre mission, nous allons poursuivre notre quête d'efficacité en nous associant aux fournisseurs et en participant activement aux initiatives majeures du secteur, telles que le traitement des données à leur emplacement de stockage. »

Selon Seagate, les solutions dans ce domaine tendent à utiliser du silicium personnalisé, le point fort de l'architecture RISC-V.

« L'introduction de l'architecture RISC-V dans les périphériques de stockage ouvre la voie à l'implémentation de capacités de calcul spécifiques aux applications, moteur d'importantes solutions parallèles de traitement à l’emplacement de stockage », indique John Morris, CTO chez Seagate Technology. « Nous sommes convaincus que ces architectures sont compatibles avec un grand nombre de cas d'utilisation majeurs, dont la simulation scientifique (par exemple, les prévisions météorologiques), ainsi que la partie apprentissage du machine learning. »

Pour plus d'informations sur les innovations Seagate dans le domaine de l'architecture RISC-V, consultez cette page.

À propos de Seagate

Seagate Technology façonne la sphère des données et cherche à optimiser le potentiel humain en développant des solutions de gestion et de stockage des données de pointe et en privilégiant des partenariats durables. Pour en savoir plus sur Seagate, consultez le site www.seagate.com, suivez-nous sur Twitter, Facebook, LinkedIn et YouTube, et abonnez-vous à notre blog.

© 2020 Seagate Technology LLC. Tous droits réservés. Seagate, Seagate Technology et le logo Spiral sont des marques déposées de Seagate Technology LLC aux États-Unis et/ou dans d'autres pays. Toutes les autres marques de commerce ou marques déposées sont la propriété de leurs détenteurs respectifs.